Kính gửi: Trường Điện – Điện tử, Đại học Bách Khoa Hà Nội

ĐỀ CƯƠNG LUẬN VĂN
THẠC SĨ KHOA HỌC (THẠC SĨ KỸ THUẬT)

1. Họ và tên học viên: Đoàn Đức Mạnh
2. Mã hồ sơ : 6277
3. Ngành: Kỹ thuật điện tử
4. Người hướng dẫn: Đồng hướng dẫn
    I. PGS.TS Nguyễn Hữu Phát
    II. TS Nguyễn Xuân Trường
5. Đơn vị (BM, khoa, viện, trường): Khoa Kỹ thuật Điện tử, Trường Điện – Điện tử, Đại học Bách Khoa Hà Nội
6. Tên đề tài (tiếng Việt): Thiết kế kiến trúc tăng tốc phần cứng thích ứng cho camera đơn điểm thời gian thực trên nền tảng SoC FPGA
7. Tên đề tài (tiếng Anh): Design of an Adaptive Hardware Acceleration Architecture for Real-Time Single-Pixel Camera Reconstruction on SoC FPGA Platform
8. Cơ sở khoa học và thực tiễn của đề tài:
    - Thực tiễn: Camera đơn điểm (Single-Pixel Camera - SPC) là hướng tiếp cận phù hợp cho các dải phổ có mảng cảm biến đắt tiền hoặc khó chế tạo, như SWIR, UV và Terahertz. Tuy nhiên, SPC phải lần lượt chiếu các mẫu mã hóa, thu tín hiệu từ cảm biến đơn điểm và giải bài toán khôi phục; vì vậy, độ trễ thu nhận và khôi phục thường hạn chế khả năng ứng dụng thời gian thực. Các hệ SoC-FPGA gần đây đã chứng minh khả năng khôi phục 128 × 128 theo thời gian thực, nhưng thường vận hành với số mẫu và đường khôi phục cố định [1]. Khi cảnh thay đổi về chuyển động, độ chiếu sáng hoặc nhiễu, cấu hình cố định gây lãng phí phép đo hoặc làm suy giảm chất lượng và tỷ lệ đáp ứng theo thời gian.

    - Khoa học: Các công trình gần đây cho thấy chất lượng SPC ở tỷ lệ lấy mẫu thấp có thể được cải thiện bằng tái tạo dựa trên học sâu, khai triển thuật toán tối ưu, tối ưu ma trận điều chế và mô hình có ràng buộc vật lý [3]-[7], [10]-[12]. Các nghiên cứu về cảnh động, chuyển động tịnh tiến, nhiễu, trôi tín hiệu và jitter cũng chỉ ra rằng sai số đo không thể được xử lý tốt bằng một cấu hình tĩnh [8], [9], [12]. Tuy nhiên, phần lớn các phương pháp này chưa được đồng thiết kế với các ràng buộc về DSP, BRAM, băng thông DMA và thời hạn khung hình trên SoC-FPGA. Đề tài đặt vấn đề đồng thiết kế kiến trúc và chính sách trực tuyến để lựa chọn số phép đo, thứ tự mẫu, chế độ khôi phục và mức độ tinh chỉnh theo trạng thái cảnh và ngân sách thời gian.

9. Mục đích của đề tài (các kết quả cần đạt được):

- Đề xuất kiến trúc SoC-FPGA thích ứng cho SPC, gồm khối thu nhận đồng bộ DMD/ADC, DMA, bộ đệm vòng và hai đường khôi phục.
- Thiết kế đường xem trước có độ trễ thấp dựa trên Hadamard/tương quan và đường chất lượng cao dựa trên khôi phục lặp giới hạn số vòng, sử dụng số học điểm cố định.
- Thiết kế bộ điều khiển trực tuyến để lựa chọn ngân sách phép đo, thứ tự mẫu và chế độ khôi phục dựa trên chuyển động, chỉ số SNR, sai số dư và độ trễ còn lại.
- Triển khai trên FPGA vật lý và đánh giá công bằng theo các mốc hệ thống, khôi phục chất lượng cao, cảnh động và khả năng chống nhiễu [1]-[12].

10. Nội dung của đề tài, các vấn đề cần giải quyết:
    - Khảo sát và xây dựng bộ mô phỏng SPC: tổng hợp các công trình nền tảng gần đây; xây dựng mô hình DMD, cảm biến, ma trận đo, nhiễu và cảnh động; xác lập các cấu hình cố định làm cơ sở.
    - Thiết kế kiến trúc và mô hình hiệu năng: phân hoạch CPU-FPGA; thiết kế luồng DMA, bộ đệm kép, thư viện mẫu có thứ tự và hai lõi khôi phục; xác định các cấu hình 256, 512 và 1024 phép đo cho ảnh 128 × 128.
    - Hiện thực RTL và kiểm chứng: phát triển các khối thu nhận, hiệu chuẩn, khôi phục nhanh, khôi phục lặp giới hạn, bộ đếm chu kỳ và bộ điều khiển thích ứng; kiểm chứng bit-true với mô hình tham chiếu.
    - Tích hợp và đánh giá: triển khai SoC-FPGA, đo độ trễ đầu cuối, fps, PSNR, SSIM, năng lượng/khung và tài nguyên LUT/FF/DSP/BRAM; khảo sát cảnh tĩnh, chuyển động, nhiễu và trôi độ chiếu sáng; thực hiện ablation cho từng thành phần thích ứng.

Tài liệu tham khảo chính

[1] I. Hoshi et al., “Real-time single-pixel imaging using a system-on-a-chip field-programmable gate array,” Scientific Reports, 2022.
[2] W.-C. Wang et al., “FPGA-Based Tensor Compressive Sensing Reconstruction Processor for Terahertz Single-Pixel Imaging Systems,” IEEE Open Journal of Circuits and Systems, 2022.
[3] X. Chang et al., “Self-supervised learning for single-pixel imaging via dual-domain constraints,” Optics Letters, 2023.
[4] Y. Tian, Y. Fu and J. Zhang, “Joint supervised and unsupervised deep learning method for single-pixel imaging,” Optics and Laser Technology, 2023.
[5] G. Qu et al., “Dual-Scale Transformer for Large-Scale Single-Pixel Imaging,” CVPR, 2024.
[6] Y. Deng et al., “Single-Pixel Imaging Based on Deep Learning Enhanced Singular Value Decomposition,” Sensors, 2024.
[7] Z. Liu et al., “Adaptive Super-Resolution Networks for Single-Pixel Imaging at Ultra-Low Sampling Rates,” IEEE Access, 2024.
[8] T. Maitre et al., “Dynamic Single-Pixel Imaging on an Extended Field of View without Warping the Patterns,” MICCAI, 2024.
[9] Y. Zhang et al., “Single-pixel imaging robust to arbitrary translational motion,” Optics Letters, 2024.
[10] P. Wang et al., “Proximal Algorithm Unrolling: Flexible and Efficient Reconstruction Networks for Single-Pixel Imaging,” CVPR, 2025.

[11] “Physics and data-driven alternative optimization enabled ultra-low-sampling single-pixel imaging,” Advanced Photonics Nexus, 2025.
[12] Z. Liu et al., “Comprehensive compensation of real-world degradations for robust single-pixel imaging,” Light: Science & Applications, 2025.

11. Dự kiến kế hoạch thực hiện:
Ghi rõ lịch trình để học viên thực hiện và liên hệ với NHD

Thời gian	Nội dung công việc	Kết quả dự kiến
2 tháng	Tổng quan tài liệu, mô phỏng SPC và tạo bộ trace chuẩn cho các cảnh tĩnh, động và có nhiễu.	Báo cáo tổng quan; mô hình và bộ trace tham chiếu.
4 tháng	Thiết kế và kiểm chứng đường khôi phục nhanh; xây dựng mô hình điểm cố định và lõi RTL.	Lõi khôi phục nhanh hoạt động đúng; báo cáo chất lượng - độ trễ.
5 tháng	Thiết kế đường chất lượng cao, DMA, bộ đệm kép và bộ đếm hiệu năng.	IP khôi phục lặp giới hạn và luồng dữ liệu hoàn chỉnh.
3 tháng	Thiết kế bộ điều khiển thích ứng và tích hợp CPU-FPGA.	Chính sách lựa chọn mẫu/chế độ; kiểm chứng ablation.
5 tháng	Triển khai trên SoC-FPGA, đánh giá với các đường cơ sở, hoàn thiện luận văn.	Kết quả thực nghiệm, mã nguồn, luận văn và bảo vệ.

Hà Nội, ngày 21 tháng 9 năm 2026

Người hướng dẫn **Học viên**

Đoàn Đức Mạnh

Ý kiến của lãnh đạo Khoa/Viện/Trường


Lưu ý:
- Tên đề tài phải ghi bằng tiếng Anh và tiếng Việt vì bảng điểm có cả 2 thứ tiếng.
- Đề cương luận văn được lưu tại khoa/viện.

The thesis's strongest MVP claim should remain narrow: Against fixed 512- and 1024-pattern FPGA operation, ASPIRE's runtime policy preserves real-time preview delivery while reducing average measurements in easy scenes and selectively increasing reconstruction effort when quality or robustness demands it.

Fixed MVP contract

Item	MVP choice
Image mode	Grayscale, 128×128
Patterns	Ordered binary Hadamard patterns
Measurement budgets	256 / 512 / 1024 measurements
Target	≥30 fps preview; ≤33.3 ms processing deadline after acquisition
FPGA clock	100 MHz
Input	Recorded/synthetic SPI traces first; DMD + photodiode + ≥12-bit ADC later
FPGA platform	Zynq UltraScale+ preferred; Zynq-7000 acceptable for the fast path
Reconstruction modes	Fast correlation/inverse-Hadamard; bounded 2/4/8-iteration fixed-point refinement
Controller	Rule-based, running on ARM processing system

Minimal architecture



The FPGA performs deterministic sample processing and reconstruction. The ARM controller selects the next frame's budget, pattern prefix, and reconstruction mode from telemetry: frame difference, residual proxy, SNR proxy, and cycle/deadline slack.

Essential experiments

1. **Fixed-budget frontier:** Compare 256, 512, and 1024 patterns with fast and quality modes.
2. **Adaptive dynamic workload:** Static → moving → fine-detail → low-light sequence; plot PSNR/SSIM, latency, and measurements per frame over time.
3. **Deadline stress:** Restrict available cycles or introduce high-complexity frames; show preview delivery versus deadline misses.

4. **Robustness:** Add illumination drift, detector noise, and timing/motion impairment.
5. **Hardware cost:** Report LUT, FF, DSP, BRAM, clock rate, DRAM traffic, and energy/frame.